

CM2368 AD7606C-18 差异对比

1. 硬件连接差异

AD7606C-18与CM2368硬件上无差异，不需要进行任何硬件电路的更改。

2. 功能差异

CM2368和AD7606C-18在寄存器配置上基本无差异，绝大部分情况下能够实现直接替换，软件兼容。但是如果使用下列功能，则需要注意其中部分差异性，并做好软件的修改。

2.1 输入量程的差异

CM2368的输入量程缺少了0010量程： $\pm 6.25\text{V}$ 单端输入量程。

CM2368的输入量程缺少了0101~0111三个单极性单端输入量程。

RANGE_CH1_CH2 (0x03)				
位	名称	描述	复位	访问类型
3:0	CH1_RANGE	通道 1 范围选择。 0000: $\pm 2.5\text{V}$ 单端输入范围 0001: $\pm 5\text{V}$ 单端输入范围 0011: $\pm 10\text{V}$ 单端输入范围 0100: $\pm 12.5\text{V}$ 单端输入范围 1000: $\pm 5\text{V}$ 差分输入范围 1001: $\pm 10\text{V}$ 差分输入范围 1010: $\pm 12.5\text{V}$ 差分输入范围 1011: $\pm 20\text{V}$ 差分输入范围 1100: $\pm 25\text{V}$ 差分输入范围	4'h3	R/W

Table 34. Bit Descriptions for RANGE_CH1_CH2

Bits	Bit Name	Description	Reset	Access
[7:4]	CH2_RANGE	Range Options for Channel 2. 0000: $\pm 2.5\text{ V}$ single-ended range. 0001: $\pm 5\text{ V}$ single-ended range. 0010: $\pm 6.25\text{ V}$ single-ended range. 0011: $\pm 10\text{ V}$ single-ended range. 0100: $\pm 12.5\text{ V}$ single-ended range. 0101: 0 V to 5 V single-ended range. 0110: 0 V to 10 V single-ended range. 0111: 0 V to 12.5 V single-ended range. 1000: $\pm 5\text{ V}$ differential range. 1001: $\pm 10\text{ V}$ differential range. 1010: $\pm 12.5\text{ V}$ differential range. 1011: $\pm 20\text{ V}$ differential range.	0x3	R/W

2.2 诊断通道差异

A. 诊断通道差异

AD7606C-18所有8个输入通道均支持内部诊断电压节点电压采样，但是其中只有通道8的诊断通道是校准过的，其他通道测量误差较大，不推荐使用。

CM2368仅通道1支持内部诊断电压节点电压采样。

B. 电压诊断通道配置及计算差异

AD7606C-18使用诊断通道，需将该通道配置为±10V输入模式。

CM2368使用诊断通道，需将该通道配置为±20V差分输入模式，并且此配置下内部节点检测电压是ADC转换输出电压的0.4倍。

DIAGNOSTIC_MUX (0x28)

位	名称	描述	复位	访问类型
2:0	CH1_DIAG_MUX_CTRL	通道 1 诊断多路选择器控制。 000: 模拟输入管脚 001: 温度传感器 010: 2.5V 基准电压源 011: ALDO 1.9V 100: DLDO 1.9V 101: VDRIVE 110: AGND 111: AVCC	3'h0	R/W
7:3	RESERVED	保留	5'h0	R

Table 68. Bit Descriptions for DIAGNOSTIC_MUX_CH1_2

Bits	Bit Name	Description	Reset	Access
[7:6]	RESERVED	Reserved.	0x0	R
[5:3]	CH2_DIAG_MUX_CTRL	Channel 2 Diagnostic Mux Control. Select ±10 V range. 000: Analog input pin. 001: Temperature sensor. 010: 2.5 V reference. 011: ALDO 1.8 V. 100: DLDO 1.8 V. 101: V _{DRIVE} . 110: AGND. 111: AV _{CC} .	0x0	R/W
[2:0]	CH1_DIAG_MUX_CTRL	Channel 1 Diagnostic Mux Control. Select ±10 V range. 000: Analog input pin. 001: Temperature sensor. 010: 2.5 V reference. 011: ALDO 1.8 V. 100: DLDO 1.8 V. 101: V _{DRIVE} . 110: AGND. 111: AV _{CC} .	0x0	R/W

C. 温度传感器计算差异

二者使用温度传感器时，温度计算公式有差异

$$\text{Temperature} (^{\circ}\text{C}) = \frac{\text{ADC}_{\text{OUT}}(\text{V}) - 0.19502(\text{V})}{0.000618(\text{V}/^{\circ}\text{C})} + 25(^{\circ}\text{C})$$

AD7606C-18温度读数算法

$$\text{温度} (^{\circ}\text{C}) = \frac{\text{ADC}_{\text{OUT}}(\text{V}) \times 0.4 - 0.22351(\text{V})}{0.0007(\text{V}/^{\circ}\text{C})} + 25(^{\circ}\text{C})$$



说明:

$$\text{ADC}_{\text{OUT}} = \frac{\text{CODE}}{2^{17}} \times 20$$

CM2368温度读数算法

2.3 复位差异

AD7606C-18通过reset引脚上高电平脉冲的宽度，实现部分复位和完全复位的功能。

CM2368在reset引脚上不做脉宽区分，上电后，只要检测到reset上的高电平（>50ns脉宽），ADC即进行完全复位。

二者完全复位后，到开始采样的device setup time时间基本一致，都为260~274us级别。

因为AD7606C-18本身上电后，也推荐首先进行一次完全复位，之后再行进行寄存器配置和采样，因此复位的差异不应该影响正常的替换使用。

如果客户一定需要进行部分复位操作，可将复位控制寄存器 RST_CTRL (0x30) 配置为 0x0，此时 RESET 高电平将实现部分复位功能。

	232	230	μs	Oversampling by 250
t _{RESET}				
Partial Reset	55	2000	ns	Partial RESET high pulse width
Full Reset	3200		ns	Full RESET high pulse width
t _{DEVICE_SETUP}			μs	Time between RESET falling edge and first CONVST rising edge
Partial Reset	50		ns	
Full Reset	274		μs	
t _{WAKE-UP}				Wake-up time after standby and shutdown mode (see Figure 86)
Standby	1		μs	
Shutdown	10		ms	
t _{POWER-UP}	10		ms	Time between stable AV _{CC} and V _{DRIVE} and assert of RESET

	复位时间, 50 = 250	250, 250	μs
t _{RESET}	RESET 高电平脉冲宽度	50	ns
t _{DEVICE_SETUP}	部分复位, RESET 下降沿和第一个 CONVST 上升沿之间的时间	50	ns
	全部复位, RESET 下降沿和第一个 CONVST 上升沿之间的时间	260	μs
t _{WAKE-UP_STANDBY}	STBY上升沿到 CONVST 上升沿 (从待机模式上电时间)	1	μs
t _{WAKE-UP_SHUTDOWN}	内部基准, STBY上升沿到 CONVST 上升沿 (从关断模式上电时间)	200 ¹	ms
	外部基准, STBY上升沿到 CONVST 上升沿 (从关断模式上电时间)	12	ms
t _{POWER-UP}	AVCC 和 VDRIVE 稳定到 CONVST 转换的时间	12	ms

1: 负载 10μF 电容。

3. 时序差异

3.1 串行模式时序规格差异

因为AD7606C-18速率较快，要在一定时间内将数据通过接口发出，要求较高的SPI通信速率。因此对于SCLK和SDO之间的时序关系差异较为敏感。

从下表中总结看来，极值差异很小，并且CM2368的极值在AD7606C-18的极值内，但是AD7606C并未表明其典型值。

DO_SCLK (3.3V)	AD7606C	CM2368
Typical		10.27ns
Max	17ns	15.56ns

t _{D_SCLK_DO}	SCLK 上升沿后数据建立时间			
	VDRIVE = 5.25V	9.88	15.5	ns
	VDRIVE = 3.3V	10.27	15.56	ns
	VDRIVE = 2.7V	10.77	16.23	ns
	VDRIVE = 2.3V	11.43	17.16	ns
	VDRIVE = 1.7V	14.07	20.81	ns
t _{H_SCLK_DO}	SCLK 上升沿后数据保持时间			
	VDRIVE = 5.25V	3.03		ns
	VDRIVE = 3.3V	3.26		ns
	VDRIVE = 2.7V	3.48		ns
	VDRIVE = 2.3V	3.76		ns
	VDRIVE = 1.7V	4.85		ns



Table 5.

Parameter	Min	Typ	Max	Unit	Description
f_{SCLK}			60	MHz	SCLK frequency, $f_{SCLK} = 1/t_{SCLK}$
			40	MHz	$V_{DRIVE} > 2.7\text{ V}$
t_{SCLK}	$1/f_{SCLK}$			μs	$V_{DRIVE} < 2.7\text{ V}$
$t_{S_{CS_SCLK}}$	2			ns	Minimum SCLK period
$t_{H_SCLK_CS}$	2			ns	$\overline{CS}$ to SCLK falling edge setup time
t_{LP_SCLK}	$0.4 \times t_{SCLK}$			ns	SCLK to $\overline{CS}$ rising edge hold time
t_{HP_SCLK}	$0.4 \times t_{SCLK}$			ns	SCLK low pulse width
$t_{D_CS_DO}$			18	ns	SCLK high pulse width
$t_{D_SCLK_DO}$				ns	Delay from $\overline{CS}$ until D_{OUTX} three-state disabled
			17	ns	Data out access time after SCLK rising edge
			25	ns	$V_{DRIVE} > 2.7\text{ V}$
$t_{H_SCLK_DO}$				ns	$V_{DRIVE} < 2.7\text{ V}$
	5			ns	Data out hold time after SCLK rising edge
	10			ns	$V_{DRIVE} > 2.7\text{ V}$
$t_{S_SDI_SCLK}$	9			ns	$V_{DRIVE} < 2.7\text{ V}$
$t_{H_SCLK_SDI}$	0			ns	Data in setup time before SCLK falling edge
				ns	Data in hold time after SCLK falling edge

3.2 并行模式时序规格差

同样，并行模式时序规格中，影响较大的仍然是RD/WR和DB数据之间的建立保持时间差异。

从下面量表中可以看到，差异性不大。



上图是使用逻辑分析仪实测的CM2368 RD(第二根线)与DB（第三根线）之间的建立时间关系，大概在10~12.5ns之间。

数据手册中的值因为考虑到信号建立到标准值以内的时间，是一个更加保守的估计。

RD_DB (3.3V)	AD7606C	CM2368
Typical		16.54ns
Max	30ns	21.2ns

DB_WR (3.3V)	AD7606C	CM2368
Min	5ns	5ns


并行模式时序规格

参数	描述	最小值	典型值	最大值	单位
t _{S_} $\overline{CS}$ $\overline{RD}$	$\overline{CS}$ 下降沿到 $\overline{RD}$ 下降沿所需信号建立时间	0			ns
t _{H_} $\overline{RD}$ $\overline{CS}$	$\overline{RD}$ 上升沿到 $\overline{CS}$ 上升沿所需信号保持时间	0			ns
t _{HP_} $\overline{RD}$	$\overline{RD}$ 高电平脉冲宽度	10			ns
t _{LP_} $\overline{RD}$	$\overline{RD}$ 低电平脉冲宽度	22			ns
t _{HP_} $\overline{CS}$	$\overline{CS}$ 高电平脉冲宽度	10			ns
t _{D_} $\overline{CS}$ _DB	$\overline{CS}$ 有效到数据位有效延迟			35	ns
t _{D_} $\overline{RD}$ _DB	$\overline{RD}$ 下降沿后数据建立时间				
	VDRIVE = 5.25V		15	21.2	ns
	VDRIVE = 3.3V		16.54	24	ns
	VDRIVE = 2.7V		18	26.25	ns
	VDRIVE = 2.3V		20	29	ns
	VDRIVE = 1.7V		27	40	ns
t _{H_} $\overline{RD}$ _DB	$\overline{RD}$ 下降沿后数据保持时间	5			ns
t _{DHZ_} $\overline{CS}$ _DB	$\overline{CS}$ 上升沿到数据无效保持时间			20	ns
t _{CYC_} $\overline{RD}$	$\overline{RD}$ 周期	30			ns
t _{D_} $\overline{CS}$ _FD	$\overline{CS}$ 下降沿到 FRSTDATA 的变化			20	ns
t _{D_} $\overline{RD}$ _FDL	从 $\overline{RD}$ 下降沿到 FRSTDATA 低电平的延迟时间			30	ns
t _{D_} $\overline{RD}$ _FDH	从 $\overline{RD}$ 下降沿到 FRSTDATA 高电平的延迟时间			30	ns
t _{DHZ_} $\overline{CS}$ _FD	$\overline{CS}$ 上升沿到 FRSTDATA 变成不定态延时			25	ns
t _{S_} $\overline{CS}$ _WR	$\overline{CS}$ 有效到WR建立时间	0			ns

Parallel Mode Timing Specifications

Table 4.

Parameter	Min	Typ	Max	Unit	Description
$t_{S_{\overline{CS}}-\overline{RD}}$	0			ns	$\overline{CS}$ falling edge to $\overline{RD}$ falling edge setup time
$t_{H_{\overline{RD}}-\overline{CS}}$	0			ns	$\overline{RD}$ rising edge to $\overline{CS}$ rising edge hold time
$t_{HP_{\overline{RD}}}$	10			ns	$\overline{RD}$ high pulse width
$t_{LP_{\overline{RD}}}$	10			ns	$\overline{RD}$ low pulse width
$t_{HP_{\overline{CS}}}$	10			ns	$\overline{CS}$ high pulse width
$t_{D_{\overline{CS}}-DB}$			35	ns	Delay from $\overline{CS}$ until DBx three-state disabled
$t_{D_{\overline{RD}}-DB}$			30	ns	Data access time after falling edge of $\overline{RD}$
			25	ns	$V_{DRIVE} > 2.7\text{ V}$
$t_{H_{\overline{RD}}-DB}$	12			ns	Data hold time after falling edge of $\overline{RD}$
$t_{DHZ_{\overline{CS}}-DB}$			40	ns	$\overline{CS}$ rising edge to DBx high impedance
$t_{CYC_{\overline{RD}}}$	30			ns	$\overline{RD}$ falling edge to next $\overline{RD}$ falling edge
$t_{D_{\overline{CS}}-FD}$			20	ns	Delay from $\overline{CS}$ falling edge until FRSTDATA three-state disabled
$t_{D_{\overline{RD}}-FDH}$			30	ns	Delay from $\overline{RD}$ falling edge until FRSTDATA high
$t_{D_{\overline{RD}}-FDL}$			30	ns	Delay from $\overline{RD}$ falling edge until FRSTDATA low
$t_{DHZ_{\overline{CS}}-FD}$			25	ns	Delay from $\overline{CS}$ rising edge until FRSTDATA three-state enabled
$t_{S_{\overline{CS}}-\overline{WR}}$	0			ns	$\overline{CS}$ to $\overline{WR}$ setup time
$t_{HP_{\overline{WR}}}$	2			ns	$\overline{WR}$ high pulse width
$t_{LP_{\overline{WR}}}$	35			ns	$\overline{WR}$ low pulse width
$t_{H_{\overline{WR}}-\overline{CS}}$	0			ns	$\overline{WR}$ hold time
$t_{S_{DB}-\overline{WR}}$	5			ns	Configuration data to $\overline{WR}$ setup time
$t_{H_{\overline{WR}}-DB}$	5			ns	Configuration data to $\overline{WR}$ hold time
$t_{CYC_{\overline{WR}}}$	180			ns	Configuration data settle time, $\overline{WR}$ rising edge to next $\overline{WR}$ rising edge



4. 输入保护差异

输入引脚的钳位电压差异：

CM2368模拟输入通道到地具有±19.5V钳位电压保护。

AD7606C-18模拟输入通道到地则具有±21V钳位电压保护。

Table 6.

Parameter	Rating
AV _{CC} to AGND	−0.3 V to +6.5 V
V _{DRIVE} to AGND	−0.3 V to AV _{CC} + 0.3 V
Analog Input Voltage to AGND ¹	±21 V
Digital Input Voltage to AGND	−0.3 V to V _{DRIVE} + 0.3 V
Digital Output Voltage to AGND	−0.3 V to V _{DRIVE} + 0.3 V
REFIN to AGND	−0.3 V to AV _{CC} + 0.3 V
Input Current to Any Pin Except Supplies ¹	±10 mA
Temperature	
Operating Range	−40°C to +125°C
Storage Range	−65°C to +150°C
Junction	150°C
Pb/Sn, Soldering Reflow (10 sec to 30 sec)	240 (+0)°C
Pb-Free, Soldering Reflow	260 (+0)°C

绝对最大额定值

参数	最小值	最大值	单位
温度			
工作温度	−40	125	°C
存储温度	−65	150	°C
结温		150	°C
回流焊		240	°C
铅锡焊接温度 (10 秒到 30 秒)		240	°C
无铅焊接温度		260	°C
耐压			
AV _{CC} 至 AGND	−0.3	6.5	V
V _{DRIVE} 至 AGND	−0.3	AV _{CC} + 0.3	V
模拟输入电压至 AGND	−19.5	19.5	V
数字输入电压至 AGND	−0.3	V _{DRIVE} + 0.3	V
数字输出电压至 AGND	−0.3	V _{DRIVE} + 0.3	V
REFIN 至 AGND	−0.3	AV _{CC} + 0.3	V
限流			
输入电流 ¹	−10	10	mA
ESD			
HBM		2000	V
除模拟输入外的所有管脚		2000	V
仅模拟输入管脚		7000	V
CDM		750	V

1: 只针对除电源管脚外任意管脚。另外, 瞬态电流达到 100mA 不会引起芯片可控硅(SCR)闩锁。

5. 配置流程差异案例及详解

这部分将详细描述一个CM2368/AD7606C的初始化流程, 并说明其中的差异。

5.1 上电复位

ADC上电后, 推荐进行一次完全复位, 以保证ADC正常启动, 出厂的校准参数完全载入ADC的寄存器中。处理器通过RESET脚的高电平脉冲, 控制ADC进行完全复位。

对于AD7606C, 需要保证reset引脚的高脉冲持续时长**大于 3200ns**, 以保证ADC正确识别到这是一次完全复位。reset电平拉低后, **主控需等待最少274us**, 以保证ADC初始化操作完成; 之后再进行其他对ADC的操作。

对于CM2368, 如章节2.3描述, **50ns的**reset高脉冲即可触发CM2368的完全复位, RESET电平拉低后, 主控还需等待**最少260us**。

5.2 寄存器配置

ADC完成初始化后, 需要进行ADC的寄存器配置, 设置ADC的工作模式。

AD7606C ADC分为寄存器模式和ADC模式两个工作模式, 要配置寄存器首先需要进入寄存器模式; AD7606C数据手册中明确提到了, 要进行ADC寄存器的配置, 必须首先任意读取ADC某寄存器的内容; 之后再对ADC进行配置。

但是实测中, 先读后写的操作并不必须, 主控可随时写寄存器。

但是CM2368设计时, 严格按照了AD7606C的数据手册描述进行数字设计, 所以必须遵循这一准则, 要写寄存器必须先进行一次任意寄存器的读操作, 以进入寄存器模式。

Parallel Register Mode (Writing Register Data)

In software mode, all of the R/W registers in Table 31 can be written to over the parallel interface. To write a sequence of registers, exit ADC mode (default mode) by reading any register on the memory map. A register write command is performed by a single frame, via the parallel bus (Bits[DB17:DB2]), CS signal, and WR signal. The format for a write command, as shown in Figure 102, is structured as follows:

- Bit DB17 must be set to 0 to select a write command.
- Bits[DB16:DB10] contain the register address.
- The subsequent eight bits, Bits[DB9:DB2], contain the data to be written to the selected register.

Data is latched onto the device on the rising edge of the WR pin. To revert back to ADC mode, keep all DBx pins low during one WR cycle. No ADC data can be read while the device is in register mode.

读寄存器数据

软件模式下，表 17 中的所有寄存器都可通过并行接口读取。当CS信号和RD信号都变为低电平时，[DB17:DB2]脱离高阻态，读取寄存器内容；当CS信号和WR信号都变为低电平时，[DB17:DB2]脱离高阻态，进行寄存器地址和内容的写操作。

通过 2 帧执行读寄存器操作：第一帧，将读取命令发送至CM2368；第二帧，CM2368 输出寄存器内容。寄存器读命令的格式如图 66 所示。在第一帧中，结构如下：

- 将 DB17 设置为 1 进入寄存器模式。
- [DB16:DB10]设置为待读取寄存器地址。
- [DB9:DB2]为无效位。

寄存器地址在WR信号的上升沿被锁存在 CM2368 中。随后的第二帧中，将RD置低可以读取该寄存器的内容。第二帧结构如下：

- 将 DB17 置 0。

在对寄在对寄存器进行读写操作中，CS可以始终拉低，也可以在读和写周期中，随RD和WR信号拉高拉低。

CM2368的并口设计中，CS信号具有最高的优先级，CS拉高，并口总线转为三态；CS拉低状态下，RD下降沿，总线转为ADC输出状态，RD上升沿，总线维持ADC输出状态。CS拉低状态下，WR下降沿，总线转为三态，作为输入总线，响应处理器数据。




图 66 寄存器读操作后写操作

串行接口的配置逻辑与并行接口的配置逻辑相同，同样需要进行一次任意寄存器的读操作，才能够进行寄存器的配置。不过因为串行接口的读和写引脚是分开的，不涉及接口模式转换的问题。

5.3 返回ADC模式

当完成ADC的寄存器配置后，需要进行额外的全0数据的写操作，将ADC从寄存器模式返回ADC模式，以读取ADC的转换结果。

如果是并行模式，需要使ADC的WR拉低，并保持所有的DB为低电平。

如果是串行模式，需要使SDI线路在16个SCLK周期内保持低电平。

5.4 读取ADC转换结果

读取ADC转换结果流程，AD7606C与CM2368没有差异性。

CM2368的t_conv（busy信号拉高时常）典型时长为 0.66us，AD7606C对应时长在0.5us~0.65us之间。




图 64 每次转换后和/或下次转换期间读取数据

t _{ACQ}	采样时间	0.48	μs
t _{CONV}	转换时间, OS = 0	0.66	μs
	转换时间, OS = 2	1.66	μs
	转换时间, OS = 4	3.66	μs
	转换时间, OS = 8	7.66	μs
	转换时间, OS = 16	15.66	μs
	转换时间, OS = 32	31.66	μs
	转换时间, OS = 64	63.66	μs
	转换时间, OS = 128	127.66	μs
	转换时间, OS = 256	255.66	μs

Parameter	Min	Typ	Max	Unit	Description
t _{CYCLE}	1			μs	Minimum time between consecutive CONVST rising edges (excluding oversampling modes) ¹
t _{LP_CNV}	10			ns	CONVST low pulse width
t _{HP_CNV}	10			ns	CONVST high pulse width
t _{D_CNV_BSY}			22	ns	CONVST high to BUSY high delay time
t _{S_BSY}	0			ns	Minimum time from BUSY falling edge to $\overline{RD}$ falling edge setup time (in parallel interface) or to MSB being available on the D _{OUTx} line (in serial interface)
t _{D_BSY}	25			ns	Minimum time between last $\overline{RD}$ falling edge (in parallel interface) or last LSB being clocked out (serial interface) and the following BUSY falling edge, read during conversion
t _{ACQ}	0.35			μs	Acquisition time
t _{CONV}	0.5		0.65	μs	Conversion time, no oversampling
	1.7		1.75	μs	Oversampling by 2
	3.6		3.8	μs	Oversampling by 4
	7.6		7.85	μs	Oversampling by 8
	15.5		16	μs	Oversampling by 16
	31.0		32.5	μs	Oversampling by 32
	62.75		65.0	μs	Oversampling by 64
	126		130	μs	Oversampling by 128
	252		256	μs	Oversampling by 256
t _{RESET}					
Partial	55		2000	ns	Partial RESET high pulse width

6. 未归类其他问题

6.1 CM2368的 conv时长与acq时常加起来为何大于1us？

conv是busy pin拉高的时长，但是实际上t_conv的最后一小段时间，ADC已经完成了转换，逻辑部分在将转换结果搬移到数据输出寄存器中，这期间ADC的前端已经重新处于acq time了，因此对于

CM2368来说，这二者有部分时间重叠，因此这两个数值相加大于1us。ADC仍然能够实现每通道1MSPS的慢速率采集。

t _{ACQ}	采样时间	0.48	μs
t _{CONV}	转换时间, OS = 0	0.66	μs
	转换时间, OS = 2	1.66	μs
	转换时间, OS = 4	3.66	μs
	转换时间, OS = 8	7.66	μs
	转换时间, OS = 16	15.66	μs
	转换时间, OS = 32	31.66	μs
	转换时间, OS = 64	63.66	μs
	转换时间, OS = 128	127.66	μs
	转换时间, OS = 256	255.66	μs

6.2 0x01寄存器差异

手册中，AD7606C 0x01寄存器中显示默认值为0x00，CM2368 0x01寄存器中显示默认值为0x80，看似bit 7的default值有差异。实际上只是表述方式不同，二者行为模式一致。

Address: 0x01, Reset: 0x00, Name: STATUS




Table 32. Bit Descriptions for STATUS

Bits	Bit Name	Description	Reset	Access
7	RESET_DETECT	Reset Detected. Either a full, partial, or power-on reset has been detected on the internal LDO.	0x0	R
6	DIGITAL_ERROR	Digital Error Present. Read the DIGITAL_DIAG_ERR register (Address 0x22) to determine the type of digital error.	0x0	R
5	OPEN_DETECTED	Open Circuit Detected. Check the OPEN_DETECTED register (Address 0x24) to determine which channel is affected.	0x0	R
[4:0]	RESERVED	Reserved.	0x0	R

STATUS (0x01)

位	名称	描述	复位	访问类型
4:0	RESERVED	保留。	5'h0	R
5	OPEN_DETECTED	检查 OPEN_DETECTED 寄存器（地址 0x24），以确定受影响的通道。	1'h0	R
6	DIGITAL_ERROR	存在错误标志位。读取 DIGITAL_DIAG_ERR 寄存器（地址 0x22），以确定具体错误类型。	1'h0	R
7	RESET_DETECT	检测到完全复位、部分复位或在 LDO 上检测到上电复位。	1'h1	R

AD7606C手册中对于该bit的描述为：

这一位是复位指示引脚，只要检测到ADC有过复位行为，该寄存器就会置1；并且该寄存器是读清0的，也就是第二次读取该寄存器，值就会变为0。该寄存器可用于检测ADC是否有异常复位的情况。

RESET DETECTION The RESET_DETECT bit on the status register (Address 0x01, Bit 7) asserts if either a partial reset or full reset pulse is applied to the AD7606C-18. On power-up, a full reset is required. This reset asserts the RESET_DETECT bit, indicating that the power-on reset (POR) initialized properly on the device. The POR monitors the REGCAP voltage and issues a full reset if the voltage drops under a certain threshold. The RESET_DETECT bit can be used to detect an unexpected device reset or a large glitch on the RESET pin, or a voltage drop on the supplies. The RESET_DETECT bit is only cleared by reading the status register.

ADC在上电后，本身便会触发一次上电复位，因此ADC首次读取该寄存器，返回值理应是0x80，第二次读取该寄存器，返回值应该为0x00。

6.3 STBY 工作模式差异 0x02寄存器 bit[1:0]

AD7606C在0x02寄存器中有工作模式选择，可以将ADC、配置为 normal mode，standby mode以及 shutdown mode。AD7606C在软件模式下，外部的STBY引脚失效，必须使用寄存器的方式将ADC置于工作模式或者关断模式下。

CM2368设计中包含了工作模式切换功能，但该功能始终由外部的STBY引脚和RANGE引脚控制，在软件模式下，STBY和RANGE的电平状态不能被忽略。且无法通过寄存器控制ADC的工作状态。

功耗模式	STBY	RANGE
静态	1	X
待机	0	1
关断	0	0

6.4 0x09寄存器

Address: 0x09, Reset: 0x00, Name: CH1_GAIN

76543210

00000000

[7:6] RESERVED

[5:0] CH1_GAIN (R/W)

Gain Register to Remove Gain Error Caused by External R_{FILTER}. Resolution: 1024 Ω. Range: 0 Ω to 65,536 Ω.

Table 40. Bit Descriptions for CH1_GAIN				
Bits	Bit Name	Description	Reset	Access
[7:6]	RESERVED	Reserved.	0x0	R
[5:0]	CH1_GAIN	Gain Register to Remove Gain Error Caused by External R _{FILTER} . Resolution: 1024 Ω. Range: 0 Ω to 65,536 Ω.	0x0	R/W

6.5 0x21寄存器 ROM CRC校验使能位的使用方法

ADC提供了一个寄存器CRC校验功能：在ADC进行上电复位，以及用户寄存器配置过程中，ADC会同步计算出一个CRC校验结果储存在相应位置。

用户能够通过配置0x21寄存器得 bit 1，使能寄存器CRC校验功能，使能后，ADC会按照4us得周期对所有寄存器做周期性的CRC校验并记录下校验值。若两次校验值不一致，则证明寄存器有异常，芯片将0x22寄存器中的 MM_CRC_ERR位置1，此时建议用户将芯片进行一次完全复位，将寄存器恢复到初始状态。